Презентация на тему: Транзисторные структуры в современной микроэлектронике

Реклама. Продолжение ниже
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
Транзисторные структуры в современной микроэлектронике
СПАСИБО ЗА ВНИМАНИЕ!
1/50
Средняя оценка: 4.5/5 (всего оценок: 10)
Код скопирован в буфер обмена
Скачать (11175 Кб)
Реклама. Продолжение ниже
1

Первый слайд презентации: Транзисторные структуры в современной микроэлектронике

Геннадий Яковлевич Красников Академик РАН Генеральный директор АО «НИИМЭ» Новосибирск 19.05.2017г.

Изображение слайда
1/1
2

Слайд 2

2 История возникновения микроэлектроники Биполярный транзистор Начало развитию микроэлектроники было положено в 1947г., когда сотрудники «Лаборатории Белла» Уильям Шокли, Джон Бардин и Уолтер Браттейн создали биполярный транзистор. В 1956 году они были награждены Нобелевской премией по физике «за исследования полупроводников и открытие транзисторного эффекта». Транзисторы заменили вакуумные лампы в большинстве электронных устройств, совершив революцию в создании интегральных схем и компьютеров. Слово «транзистор» ( transistor, образовано от слов transfer  — передача и resist  — сопротивление ). Уильям Шокли Джон Бардин Уолтер Браттейн

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/5
3

Слайд 3

3 История возникновения микроэлектроники Полевой транзистор Первые патенты на принцип работы полевых транзисторов были зарегистрированы в Германии в 1928г. на имя Юлий Эдгар Лилиенфелд. В 1934г. немецкий физик Оскар Хейл запатентовал полевой транзистор. Полевые транзисторы основаны на простом электростатическом эффекте поля, по физике они существенно проще биполярных транзисторов, и поэтому они придуманы и запатентованы задолго до биполярных. Первый МОП-транзистор был изготовлен намного позже биполярного в 1960г. и микросхемы развивались на основе биполярного транзистора. Только в 90-х годах прошлого века МОП-технология стала доминировать над биполярной. В 1977 году Джеймс Маккаллахем из Bell Labs установил, что использование полевых транзисторов может существенно увеличить производительность существующих вычислительных систем. С этого момента начала наступать эра полевых транзисторов. Юлий Эдгар Лилиенфелд Оскар Хейл

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
4

Слайд 4

4 История возникновения микроэлектроники Открытие интегральной микросхемы В 1958 году двое учёных, работавших в разных компаниях, изобрели практически идентичную модель интегральной схемы. Один из них, Джек Килби, работал на Texas Instruments, другой, Роберт Нойс, был одним из основателей небольшой компании по производству полупроводников Fairchild Semiconductor. Обоих объединил вопрос: «Как в минимум места вместить максимум компонентов?». Транзисторы, резисторы, конденсаторы и другие детали в то время размещались на платах отдельно, и учёные решили попробовать их объединить на одном монолитном кристалле из полупроводникового материала. Только Килби воспользовался германием, а Нойс предпочёл кремний. В 1961 году Fairchild пустила интегральные схемы в свободную продажу, и их сразу стали использовать в производстве калькуляторов и компьютеров вместо отдельных транзисторов, что позволило значительно уменьшить размер и увеличить производительность. Роберт Нойс Джек Килби

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
5

Слайд 5

5 Биполярные транзисторы: архитектура, ВАХ, достоинства и недостатки Преимущества биполярных транзисторов Недостатки биполярных транзисторов Большие рабочие температуры. Меньшая чувствительность к статическому электричеству. Большая рассеиваемая мощность. Большее энергопотребление Меньшее усиление по току. Значительно меньше помехоустойчивость. Плохая масштабируемость. Высокие токи утечки. Кол. Кол. Эмиттер База Подложка Скрытый коллектор

Изображение слайда
Изображение для работы со слайдом
1/2
6

Слайд 6

6 МОП транзисторы: архитектура, ВАХ, достоинства и недостатки Токи утечки – главный ограничитель миниатюризации приборов Преимущества: относительная простота конструкции и технологичность функционирует на основных носителях заряда, следовательно меньше требования к «чистоте» объемного материала меньше p-n переходов, выходящих на поверхность Недостатки: высокие требования к чистоте поверхности исходной подложки высокие требования к подзатворному диэлектрику меньше рабочие токи больше (в сравнении с БП) RC задержки

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/5
7

Слайд 7

7 Межтранзисторная изоляция биполярных транзисторов Изоляция обратносмещенным p-n переходом Диэлектрическая изоляция Преимущества Недостатки Простота Высокие паразитные емкости Малая степень интеграции Не применима для технологий с проектными нормами менее 5 мкм. Преимущества Недостатки Высокая степень интеграции Малые паразитные емкости Технологически сложнее чем изоляция обратносмещенным p-n переходом n + n + SiO 2 n n Si p Коллектор БТ SiO 2 p n n p p p p n + n + Al

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
Реклама. Продолжение ниже
8

Слайд 8

8 Диэлектрическая межтранзисторная изоляция полевых транзисторов Преимущества Недостатки Технологически проще чем STI Наличие птичьего клюва Не применима для технологий с проектными нормами менее 0,8 мкм. Преимущества Недостатки Высокая степень интеграции Лучше масштабируемость Технологически сложнее чем LOCOS LOCOS STI n n n + n + p p n + n + p + p + p + p +

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
9

Слайд 9

9 Структура транзистора технологического уровня 90 нм Число слоев металлизации в микрочипах по технологии 65-45нм: 9-15 уровней Число слоев металлизации в микрочипах по технологии 90 нм: 9 уровней

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
10

Слайд 10

10 Структура современного транзистора Аморфный кремний 50 нм TiN Al TiN 3 5 нм HfON 1, 7 нм SiON 1, 4 нм

Изображение слайда
Изображение для работы со слайдом
1/2
11

Слайд 11

11 Технология СВЧ БИС БиКМОП SiGe Д ля изготовления ГБТ используется одна дополнительная маска; В рамках процесса возможно изготовление трех типов ГБТ с различными частотными характеристиками (ГГц): f т / f max ( Vce (В) ) : 30/70 (7); 50/95 (4,2) 80/95 (2,4) В сотрудничестве с компанией IHP ведется разработка элементов с частотой 16ГГц.

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
12

Слайд 12

12 Основные причины изменений

Изображение слайда
Изображение для работы со слайдом
1/2
13

Слайд 13

13 Основные задачи при уменьшении проектной нормы Проблемы(уменьшение разброса) технологических операций ( Photo, Plasma Etch, Impl, CMP, Wet, CVD, PECVD, LPCVD, PVD, LAD, RTP, Cu plating, Metro, Test ). 2. Уменьшение задержки в RC -цепочках межсоединений. Их влияние на задержку сильно возрастает, т.к. задержка в транзисторе уменьшается, а в межсоединениях возрастает, необходима оптимизация. Уменьшение уд. сопротивления металлической разводки и использование Low-K диэлектриков. 3. Снижение уровня утечек в активном и пассивном режимах. Возрастает плотность статической потребляемой мощности из – за токов утечек и становится сравнимой с динамической мощностью. 4. Обеспечение приемлемого значения сигнал / шум. 5. Обеспечение контроля электромиграции медных проводников с помощью барьерных слоёв, блокирующих диффузию.

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
14

Слайд 14

14 С каждым следующим поколением технологический рост производительности чипов все сильнее определяется новыми материалами, а не только масштабированием На начальных этапах развития микроэлектроники переход на новый уровень был возможен с помощью простого масштабирования, то по мере уменьшения норм до 1 мкм и менее такие переходы стали требовать сложных решений: коренных изменений процесса и оборудования фотолитографии, новых материалов, структур и т.п.

Изображение слайда
Изображение для работы со слайдом
1/2
Реклама. Продолжение ниже
15

Слайд 15

15 Проблема дальнейшего развития по Закону Мура: Удельное сопротивление Cu Поскольку шаг межсоединений продолжает сокращаться, более высокое электрическое сопротивление будет связано не только с удельным сопротивлением меди, но также и с другими источниками, например, рассеянием на границе зерен и поверхностным рассеянием электронов. Покрытие CoWP ; Как показано на рисунке, эти вторичные источники сопротивления начинают доминировать при минимальных размерах элементов ИС менее 30нм.

Изображение слайда
Изображение для работы со слайдом
1/2
16

Слайд 16

16 Задержки во внедрении Low-K для технологий уровня 90-45 нм Основной проблемой внедрения межуровневых диэлектриков с низкой диэлектрической постоянной является то, что все другие изоляторы обладают худшими физическими свойствами (тепловыми, механическими, и/или химическими) по сравнению с SiO2.

Изображение слайда
Изображение для работы со слайдом
1/2
17

Слайд 17

17 Оптическая литография Существующие способы литографии Оптическая проекционная литография, UV – 436, 404, 365 нм; Оптическая проекционная литография, DUV – 248, 193 нм; Оптическая иммерсионная литография, DUV – 193 i нм; Оптическая проекционная литография, EUV – 13, 56 нм; DSA литография ( как комплементарная к оптической проекционной, иммерсионной литографии ) ; Оптическая интерференционная литография; Безмасочная оптическая проекционная литография; Электронно-лучевая литография ( ML1 – один луч); Многолучевая электронная литография ( ML2 – много лучей); Голографическая литография; Рентгеновская литография; Ионно-лучевая литография; Атомная литография; Nanoimprint литография; В маршрутах СБИС нашла массовое применение оптическая литография, сейчас находят применение многолучевая электронная и DSA литографии.

Изображение слайда
1/1
18

Слайд 18

18 Быстродействие транзистора 2007 2009 2011 2013 2015 2017 2019 2021 1.E+03 1.E+04 1.E+05 1/Tau (GHz) 17%/yr increase (HP target) DG UTB FD Планарный транзистор

Изображение слайда
Изображение для работы со слайдом
1/2
19

Слайд 19

19 Транзисторные структуры с увеличенной подвижностью µ- enhanced Напряжения сжатия и ли растяжения Si 3 N 4 в зависимости от параметров нанесения Остаточные напряжения после удаления Si 3 N 4 (за счет рекристаллизации аморфизированного Истока и Стока) Дифференциальные напряжения в КМОП паре с использованием Si 3 N 4 и имплантации Ge +

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
20

Слайд 20

20 Транзистор с полностью обедненным каналом ( FD-SOI) 28-10 нм Основные производители : STMicroelectronics, Global Foundries, IBM Мировой технологический уровень: «28 нм» - 2012 г. «14 нм» - 2014 г. «10 нм» - прогнозируется 2016 г. МОПТ на КНИ с сверхтонким нелегированным функциональным слоем кремния Преимущества FD-SOI: Отсутствие тока утечки Снижение барьерных емкостей сток/исток Хороший контроль короткоканальных эффектов Learn more about FD-SOI technology - STMicroelectronics

Изображение слайда
Изображение для работы со слайдом
1/2
21

Слайд 21

21 Направления развития транзисторных структур ПОДВИЖНОСТЬ ПАРАЗИТНЫЕ ЭФФЕКТЫ ЭЛЕКТРОСТАТИЧЕСКИЕ ОГРАНИЧЕНИЯ

Изображение слайда
Изображение для работы со слайдом
1/2
22

Слайд 22

22 Сравнение типового МОП транзистора с UTB FD транзистором По ITRS основной прогресс до 202 8 года будет связан с КНИ - технологией UTB FD - полевой транзистор с ультратонким (менее 10 нм ) нелегированным полностью обедненным каналом (КНИ). Основные преимущества UTB FD : баллистический перенос носителей, увеличение тока и быстродействия низкие токи утечки закрытого состояния Типовой МОП транзистор

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
23

Слайд 23

23 Многозатворные транзисторы ( FinFET ) Общее направление большинства модификаций классической архитектуры полевого транзистора состоит в переходе к 3 D -структуре 22 нм транзисторы ф.Интел

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
24

Слайд 24

24 2 D затворы обеспечивают «масштабирование» при сохранении ширины канала W W n+ L Gate W 2 W 1 n+ n+ L W=2W1+W2 Технологический уровень Длина транзистора, нм Ширина транзистора, нм 90 нм (STM) 100 110 65 нм (TSMC) 60 80 45 нм ( Global Foundry) 40 90 28 нм ( Global Foundry) 30 65 Соотношение технологического уровня и минимальных топологических размеров транзисторов n+

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
25

Слайд 25

25 Масштабирование транзисторных структур Прекрасные короткоканальные характеристики ( SS и DIBL) Низкий DIBL (<10 mV/V) и SS около 60 mV/ dec

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
26

Слайд 26

26 Ограничения масштабирования длины затвора Начиная с 65 нм масштабирование длины затвора замедлилось. Размер контактного окна и длина затвора (нм) В этой точке размер контактного окна становится равен размеру затвора Размер контактного окна Длина затвора

Изображение слайда
Изображение для работы со слайдом
1/2
27

Слайд 27

27 Развитие транзисторных структур Источник: T. Skotnicki et al. IEEE EDL, March’88 & IEDM’1994 Объемный кремний КНИ Многозатворные структуры Объемный кремний КНИ Многозатворные структуры

Изображение слайда
Изображение для работы со слайдом
1/2
28

Слайд 28

28 Геометрия FinFET. Соотношение длины затвора L и ширины W Intel - технология Когда L/W<1.5 DIBL, SS, Ioff существенно возрастают! [1] Malinowski A. et al. Analysis of the Dispersion of Electrical Parameters and Characteristics of FinFET Devices //Journal of Telecommunications and Information Technology. – 2009. – С. 45-50. Yongxun Liu et. al. J. Low Power Electron. Appl.  2014, 4(2), 153-167

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
29

Слайд 29

29 Полевые транзисторы с Fin каналом ( FinFET ) 20-7 нм

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
30

Слайд 30

30 Полевые транзисторы с Fin каналом ( FinFET ) 20-7 нм Типовые конструкции Основные производители : Intel, Samsung Технологический уровень Si FinFET : 22 -14 нм FinFET : Гетероинтеграция Мультиплицирование

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/5
31

Слайд 31

31 Источники утечек приборов Источник: NEC ( www.Nec.co.jp ) и T.B.Hook et al IEDM Подпороговые утечки Перспективные решения: FINFET, TFET, USJ Затворные утечки Перспективные решения: HK/MG Активные утечки Перспективные решения: V dd Scaling (III-V)

Изображение слайда
Изображение для работы со слайдом
1/2
32

Слайд 32

32 Горизонтальный ПТ с GAA затвором HNW транзисторы на подложках с изолирующим слоем на поверхности, например на КНИ ( SOI ) Простота формирования Крутизна таких устройств более чем в два раза превышает крутизну обычных SOI ( допороговая крутизна характеристики 60 мВ/декада при комнатной температуре) Возможно выполнение таких устройств в гетероинтегрированной технологии. J.P. Colinge at al., Silicon-on-insulator Gate-all-around device, IMEC, Kapeldreef 75,3030 Leuven, Belgium A diagram of a three-dimensional indium-gallium-arsenide transistor, Peter Ye, Purdue University Гомогенный ПТ Гетероинтегрированный ПТ Проигрывает в плотности упаковки VNW Ограничен литографией при нанесении затвора

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
33

Слайд 33

33 Вертикальный ПТ с GAA затвором (7-5 нм) Ключевой момент технологии – формирование нанопровода Два подхода изготовления Carrier Profiling of Individual Si Nanowires by Scanning Spreading Resistance Microscopy Xin Ou at al. Травление по маске Нанесение фоторезиста Проявление резиста Старт с исходной Si подложки Top Down Process Bottom Up Process Выбор области роста (стимулирование протекания ростового процесса) Рост в локальной области подложки Старт с исходной Si подложки

Изображение слайда
Изображение для работы со слайдом
1/2
34

Слайд 34

34 Способы реализации Top Down / Bottom Up Ограничение литографии Не идеальности вспомогательных методов Сложность заполнения узких канавок Top Down Сверху вниз Nanomold-based ( Отливка наноформы ) Спейсерная технология Bottom Up Снизу вверх S.T. Picraux at al., Silicon and Germanium Nanowires: Growth, Properties, and Integration Переменное легирование по высоте нанопровода Основная проблема – формирование канала и омического контакта снизу

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/5
35

Слайд 35

35 Достигнутые параметры VNW [ 1 ] [ 2 ] [ 3 ] [ 4 ] Форма нанопровода Цилиндрический Цилиндрический Усеченный круг Прямоугольный Размер нанопровода, нм 3 10 10 3х4 Тип затвора GAA GAA GAA GAA Тип прибора N P N P N P N Длина затвора, нм 350 30 10 5 5 Напряжение сток-исток, В 1,2 1 1 1 Ток (во вкл состоянии), мкА/мкм 2400 1300 2640 1110 522 115 497 Усреднение Диаметр Диаметр - Периметр Допороговая крутизна характеристики, мВ/дек 60 65 71 66 75 63 208 Ток утечки, мВ/В 6 13 13 15 80 14 230 Отношение ток во вкл состоянии к току в выкл состоянии > 10 6 10 6 10 5 5x10 2

Изображение слайда
1/1
36

Слайд 36

36 Материалы с высокой подвижностью носителя

Изображение слайда
Изображение для работы со слайдом
1/2
37

Слайд 37

37 Выращивание Ge каналов

Изображение слайда
Изображение для работы со слайдом
1/2
38

Слайд 38

38 Сравнение материалов A3B5 Длина волны Дебройля (нм) Фактор квантовой коррекции двойного затвора: Классическое распределение Квантовая коррекция верхнего затвора Квантовая коррекция нижнего затвора Источник: J. Lacord et al., ST, SSDM 2011 W. Haensch et al., IBM, SSE 1989 Пороговое напряжение

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
39

Слайд 39

39 Квантовый компьютер Квантовые вычисления базируются на квантовой когерентной суперпозиции и перепутанности. Квантовые вычисления идут в 2 L – мерном гильбертовом пространстве. Основные алгоритмы: Алгоритм Гровера ; Алгоритм Шора ; Алгоритм Залки-Визнера ; Алгоритм Дойча-Йожи. Кубит : ψ = α|↑> + β|↓>, где | α| 2 + | β| 2 = 1 Функция для двух частиц ψ = γ 1 |↑↑ > + γ 2 |↑↓> + γ 3 |↑↓| + γ 4 |↓↓> не может быть разложена на множители ψ 1 = α 1 |↑> + β 1 |↓>, ψ 2 = α 2 |↑> + β 2 |↓>, если γ 1 = α 1 α 2 ; γ 2 = α 1 β 2 ; γ 3 = β 1 α 2 ; γ 4 = β 1 β 2 и γ 1 γ 4 = α 1 α 2 β 1 β 2 = γ 2 γ 3 = α 1 β 2 β 1 α 2, но γ 1 γ 4 ≠ γ 2 γ 3 возможное при ЭПР коррекции означает, что | α i | 2 + | β i | 2 ≠ 1

Изображение слайда
1/1
40

Слайд 40

40 Технологический уровень 7 нм? Возможные варианты реализации транзисторных структур:

Изображение слайда
Изображение для работы со слайдом
1/2
41

Слайд 41

41 Сложности на уровне 10 нм и 7 нм Сложности на уровне 10 нм Нестабильность структуры транзистора (металлический затвор) для минимального напряжения; Паразитные явления низкого порядка; Сложность «традиционного» повышения эффективности; Сложности на уровне 7 нм (и ниже) Проблемы с интеграцией структур новых устройств; Электростатический контроль с новыми материалами для канала транзистора( s- Ge,III -V ); Нестабильность структур для низких напряжений Vmin < 0.5 V ;

Изображение слайда
Изображение для работы со слайдом
1/2
42

Слайд 42

42 Вертикальный транзистор с поликремниевым затвором для 3 D микросхем SONOS памяти Поперечное сечение

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
43

Слайд 43

43 Технологические нормы Транзисторы Тех. норма 1 Полевой транзистор с полностью обедненным каналом ( FD - SOI ) 28 - 10 нм 2 Полевые транзисторы с Fin каналом ( FinFET ) 20 - 7 нм 3 Полевой транзистор с горизонтальными каналами ( HNW) с коаксиальным 3 D затвором ( GAA ) 7 нм 4 Полевые транзисторы с увеличенной подвижностью (μ – enh ( enhanced ) структуры) 7 нм 5 П олевой транзистор с вертикальными каналами ( VNW) с коаксиальным 3 D затвором ( GAA ) 7 - 5 нм 6 Транзисторные структуры на основе Спинтроники 3,5 нм 7 2 D : C, MoS (молибден-сера монослой, графеновые структуры) 3,5 нм

Изображение слайда
1/1
44

Слайд 44

44 Туннельные транзисторы с p-n переходами, контактами Шоттки, двойным барьером Обеспечивает снижение подпорог. крутизны : SS меньше 60mV/ dec. Идеальный прибор для “зеленых“ приложений с ультранизким энергопотреблением. Стоит задача увеличения тока открытого состояния Перспективный МОП транзистор с двойным барьером

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/6
45

Слайд 45

45 Спиновый транзистор Спиновый транзистор – полупроводниковый прибор, в котором величина протекающего спин-поляризованного тока варьируется поперечным электрическим полем, меняющим направление спинов электронов в результате эффекта Рашбы. Принцип работы транзистора Ориентация спинов электронов в Истоке Инжекция спин-ориентированных электронов в канал транзистора Транспорт электронов и изменение их спина поперечном электрическим полем затвора в результате эффекта Рашбы ; Транспорт электронов в сток. Электроны с направлением спина, отличающимся от направления намагниченности стока, не проходят. Конструкция спинового транзистора включает: Исток– намагниченный ферромагнетик Сток – ферромагнетик, намагниченный параллельно материалу истока. Металлический затвор, положенный на HEMT- структуру Тело транзистора с каналом в виде квантовой ямы с двумерным электронным газом Исток Сток Затвор

Изображение слайда
Изображение для работы со слайдом
1/2
46

Слайд 46

46 Одноэлектронный транзистор Источник: Песнов Д.Е., МГУ, 2010г. Идея транзистора предложена К. Лихаревым в 1986г., но до сих пор имеются только лабораторные разработки одноэлектронных транзисторов ( SET). SET – транзистор с квантовой точкой в канале, обеспечивающей «кулоновскую блокаду» туннелирования электронов из Истока. Блокада снимается при изменении потенциала на затворе Проблема: существенным ограничением работы таких устройств является низкая рабочая температура.

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
47

Слайд 47

47 HEMT – транзисторы с переносом в квантовой потенциальной яме QWET (In 0.7 Ga 0.3 As ) на кремнии ( источник : Intel) Преимущество – достижение исключительно высоких подвижностей при сложной технологии. Гибридная технология позволяет совмещать новые материалы с кремнием. Разрабатываются технологии для использования оптических каналов передачи данных внутри одной микросхемы.

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
48

Слайд 48

48 3 D сборка на основе TSV К онцепция приемопередающего модуля на основе кремниевого TSV – интерпозера

Изображение слайда
Изображение для работы со слайдом
1/2
49

Слайд 49

49 3 D сборка на основе прямых вольфрамовых соединений Технология трехмерной компоновки, позволяющая соединять чипы с помощью прямых вольфрамовых соединений ( SuperContacts ) непосредственно друг с другом. Данная микросхема имеет наибольшую на сегодняшний день плотность компоновки. Каждая пластина с высокопроизводительной логической схемой CMOS содержит десять слоев медных внутренних соединений, так что суммарное число слоев транзисторов равно восьми, а соединений — 80. При этом итоговый стек по толщине не отличается от обычного кристалла, поскольку толщина каждого слоя — всего 20 мкм.

Изображение слайда
Изображение для работы со слайдом
1/2
50

Последний слайд презентации: Транзисторные структуры в современной микроэлектронике: СПАСИБО ЗА ВНИМАНИЕ!

50

Изображение слайда
1/1
Реклама. Продолжение ниже