Презентация на тему: Сброс и синхронизация ЦСП TMS320F28x

Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Сброс и синхронизация ЦСП TMS320F28x
Режимы пониженного потребления ЦСП TMS320F28x
Режимы пониженного потребления ЦСП TMS320F28x
Режимы пониженного потребления ЦСП TMS320F28x
Модуль центрального процессора TMS320F28x
Модуль центрального процессора TMS320F28x
Модуль центрального процессора TMS320F28x
Модуль центрального процессора TMS320F28x
Модуль центрального процессора TMS320F28x
Модуль центрального процессора TMS320F28x
Модуль центрального процессора TMS320F28x
1/29
Средняя оценка: 4.9/5 (всего оценок: 18)
Код скопирован в буфер обмена
Скачать (770 Кб)
1

Первый слайд презентации: Сброс и синхронизация ЦСП TMS320F28x

Ядро C28x Модуль Watchdog- таймера PLL- модуль Модуль режимов пониженного потребления Модуль eCAN Низкоскоростные периферийные устройства (SCI-A,B, SPI, McBSP) Разрешение тактирования Высокоскоростные периферийные устройства ( Менеджеры событий A,B ) АЦП (12 бит) 16 входов АЦП Линии I/O Регистры управления системой Низкоскоростной предделитель Высокоскоростной предделитель Регистры периферии Регистры периферии Регистры периферии Регистры АЦП

Изображение слайда
2

Слайд 2: Сброс и синхронизация ЦСП TMS320F28x

Как и большинство современных процессоров, TMS320F28x тактируется от генератора более низкой внешней частоты для уменьшения электромагнитных помех. Встроенный тактовый генератор позволяет подключить кварцевый резонатор к выводам X1/XCLKIN и X2. Если используется внешний генератор, он подключается к выводу X1/XCLKIN, а вывод X 2 оставляют неподключенным: 24 pF 30 М Hz 24 pF Внешний тактовый сигнал амплитудой 0- V DD Не подключен

Изображение слайда
3

Слайд 3: Сброс и синхронизация ЦСП TMS320F28x

После сброса в режиме микроконтроллера запускается служебная программа Bootloader, которая анализирует выводы порта GPIOF ( GPIOF 2, GPIOF 3, GPIOF 4 и GPIOF 12) и, исходя из комбинации сигналов на них, выполняет один из переходов:

Изображение слайда
4

Слайд 4: Сброс и синхронизация ЦСП TMS320F28x

Временная диаграмма сигналов сброса и синхронизации:

Изображение слайда
5

Слайд 5: Сброс и синхронизация ЦСП TMS320F28x

Внутренние сигналы синхронизации DSP TMS 320 F 2812: HISPCP HSPCLK LSPCLK • к периферийным модулям LOSPCP f OSCCLK ( PLL запрещен) Встроенный генератор ( OSC )

Изображение слайда
6

Слайд 6: Сброс и синхронизация ЦСП TMS320F28x

Модуль фазовой синхронизации (PLL – Phase-Locked Loop) задает внутреннюю частоту DSP. Возможные режимы: 1. PLL - disabled (PLL запрещен ). Задается установкой вывода XPLLDIS в «0» в момент системного сброса ( сигнал XRS). Частота f CLKIN совпадает с входной тактовой частотой f OSCCLK. 2. PLL - bypass. f CLKIN = f OSCCLK /2 (режим после начальной установки, если PLL не запрещен). 3. PLL - enabled (PLL разрешен ). Задается записью в регистр PLLCR ненулевого значения. Коэффициент умножения/деления частоты f CLKIN задается в регистре PLLCR. Частота CLKIN, на которой работает CPU (совпадает с частотой SYSCLKOUT тактирования периферии на выходе CPU ) устанавливается в соответствии с четырехбитным кодом DIV0…DIV3.

Изображение слайда
7

Слайд 7: Сброс и синхронизация ЦСП TMS320F28x

DIV3 DIV2 DIV1 DIV0 Тактовая частота ( SYSCLKOUT ) 0 0 0 0 XCLKIN/2 (PLL bypass) 0 0 0 1 XCLKIN/2 0 0 1 0 XCLKIN 0 0 1 1 XCLKIN*1,5 0 1 0 0 XCLKIN*2 0 1 0 1 XCLKIN*2,5 0 1 1 0 XCLKIN*3 0 1 1 1 XCLKIN*3,5 1 0 0 0 XCLKIN*4 1 0 0 1 XCLKIN*4,5 1 0 1 0 XCLKIN*5 Кроме состояния « PLL bypass », SYSCLKOUT = (XCLKIN*n)/2, где n- код в регистре PLLCR. Назначение информационных битов в регистре PLLCR:

Изображение слайда
8

Слайд 8: Сброс и синхронизация ЦСП TMS320F28x

Эффект записи в регистр PLLCR : Время переключения на новую частоту составляет 131072 периодов входной тактовой частоты ( в течение этого времени устанавливается системная частота f SYSCLKOUT = f CLKIN /2), поэтому в программах иногда после записи в регистр PLLCR, необходимо вставлять программную временную задержку. Запись в PLLCR Текущая частота Переходный процесс автоподстройки частоты в PLL -модуле (131072 такта) Новая частота, установленная записью в PLLCR

Изображение слайда
9

Слайд 9: Сброс и синхронизация ЦСП TMS320F28x

Регистры HISPCP (высокоскоростной предделитель) и LOSPCP (низкоскоростной предделитель) предназначены для конфигурации тактирования различных периферийных модулей. Эти регистры имеют аналогичный формат: HISPCP: LO SPCP:

Изображение слайда
10

Слайд 10: Сброс и синхронизация ЦСП TMS320F28x

H/LSPCLK2 H/LSPCLK1 H/LSPCLK0 Тактовая частота периферии 0 0 0 SYSCLKOUT/1 0 0 1 SYSCLKOUT /2 (по умолч. HISPCP ) 0 1 0 SYSCLKOUT /4 (по умолч. LOSPCP ) 0 1 1 SYSCLKOUT /6 1 0 0 SYSCLKOUT / 8 1 0 1 SYSCLKOUT / 10 1 1 0 SYSCLKOUT / 12 1 1 1 SYSCLKOUT / 14 Назначение информационных битов в регистрах HISPCP и LOSPCP : Кроме состояния «все нули», f такт. = SYSCLKOUT /(2*n), где n- код в регистре HISPSP (LOSPSP).

Изображение слайда
11

Слайд 11: Сброс и синхронизация ЦСП TMS320F28x

Тактированием различных периферийных модулей управляет регистр PCLKCR :

Изображение слайда
12

Слайд 12: Сброс и синхронизация ЦСП TMS320F28x

Название Назначение EVAENCLK Разрешение HSPCLK в EVA EVBENCLK Разрешение HSPCLK в EVВ ADCENCLK Разрешение HSPCLK в ADC SPIAENCL K Разрешение LSPCLK в SPI SCIAENCL K Разрешение LSPCLK в SCI-A SCIBENCL K Разрешение LSPCLK в SCI-B M CBSP ENCL K Разрешение LSPCLK в McBSP E CA N ENCL K Разрешение тактирования e CAN Назначение информационных битов регистра PCLKCR :

Изображение слайда
13

Слайд 13: Сброс и синхронизация ЦСП TMS320F28x

Сторожевой таймер ( Watchdog - timer, WDT ) – это счетное устройство, которое периодически вырабатывает сигнал сброса процессора, предотвращая таким образом его возможное зависание. Модуль Watchdog- таймера формирует выходной импульс сброса/прерывания WDRST / WDINT длительностью 512 периодов входной тактовой частоты в случае переполнения 8-битного счетчика WDCNTR.

Изображение слайда
14

Слайд 14: Сброс и синхронизация ЦСП TMS320F28x

Функциональная схема модуля WDT:

Изображение слайда
15

Слайд 15: Сброс и синхронизация ЦСП TMS320F28x

Для предотвращения сброса процессора необходимо периодически программно сбрасывать счетчик WDCNTR при помощи записи последовательности кодов «0x55 + 0xAA» в специальный регистр WDKEY. При этом запись «0x55» разрешает сброс счетчика WDCNTR, а последующая запись «0xAA» сбрасывает этот счетчик. При этом сброса/прерывания ЦСП от WDT не происходит. Целесообразнее всего периодически выполнять последовательную запись значений «0x55» и «0xAA» в регистр WDKEY в подпрограммах обслуживания прерывания ( ISR ) от системных таймеров. Запись любого иного значения в регистр WDKEY приведет к немедленному сбросу ЦСП. WDT всегда активируется при включении питания. Единственный способ обойтись без программного обслуживания WDT – это его отключение посредством установки 6-го бита ( WDDIS ) регистра управления сторожевого таймера ( WDCR ) в единицу.

Изображение слайда
16

Слайд 16: Сброс и синхронизация ЦСП TMS320F28x

Формат регистра управления сторожевого таймера WDCR :

Изображение слайда
17

Слайд 17: Сброс и синхронизация ЦСП TMS320F28x

Название Назначение WDFLAG Используется для отображения типа сброса процессора: обычный сброс (WDFLAG = 0) или сброс по сторожевому таймеру (WDFLAG = 1). Программный сброс этого бита – записью «1». Запись «0» игнорируется. WDDIS Запрет WDT ( записью «1» ) WDCHK(2−0) Биты защиты. Они должны иметь комбинацию «101», иначе произойдет немедленный сброс процессора WDPS(2−0) Выбор необходимого коэффициента деления частоты WDCLK для работы сторожевого таймера : 000 – WDCLK=OSCCLK/512/1 00 1 – WDCLK=OSCCLK/512/1 0 1 0 – WDCLK=OSCCLK/512/2 0 11 – WDCLK=OSCCLK/512/4 1 00 – WDCLK=OSCCLK/512/8 1 0 1 – WDCLK=OSCCLK/512/16 11 0 – WDCLK=OSCCLK/512/32 111 – WDCLK=OSCCLK/512/64 Назначение информационных битов регистра WDCR :

Изображение слайда
18

Слайд 18: Сброс и синхронизация ЦСП TMS320F28x

Регистр управления системой и статуса SCSR содержит бит разрешения блокировки Watchdog- таймера и биты управления прерыванием от Watchdog- таймера. Формат регистра SCSR :

Изображение слайда
19

Слайд 19: Сброс и синхронизация ЦСП TMS320F28x

Название Назначение WDINTS Бит-индикатор прерывания от WDT. Отражает текущее состояние сигнала WDINT. WDENINT Разрешение сброса/прерывания от WDT. Если WDENINT = 0 (состояние по умолчанию после сброса ЦСП) – разрешен сигнал сброса WDRST. Если WDENINT = 1 – разрешен сигнал прерывания WDINT. WDOVERRIDE Если бит WDOVERRIDE установлен в 1, можно запрещать или разрешать работу WDT (битом WDDIS в регистре управления WDCR ). Сброс бита WDOVERRIDE осуществляется записью в него «1». Назначение информационных битов регистра SCSR :

Изображение слайда
20

Слайд 20: Режимы пониженного потребления ЦСП TMS320F28x

Режим Описание OSCCLK CLKIN SYSCLKOUT IDLE Переводит процессор в режим пониженного потребления. Тактирование периферии может быть избирательно заблокировано. Выход – любым разрешенным прерыванием тактируемой периферии, сигналами XRS, WAKEINT, внешним прерыванием XNMI_XINT13 On On On STANDBY Отключает процессор и периферию. Сохраняет работу тактового генератора и PLL- модуля. Выход – сигналами XRS, WAKEINT, XINT1, XNMI_XINT13, прерываниями периферии On (WDT рабо-тает ) O ff O ff HALT Отключает тактовый генератор (режим наименьшего возможного потребления). Выход – только сигналом XRS и внешним прерыванием XNMI_XINT13 O ff O ff O ff ЦСП TMS320F2812 может быть переведен в один из трех режимов пониженного потребления:

Изображение слайда
21

Слайд 21: Режимы пониженного потребления ЦСП TMS320F28x

Режимы пониженного потребления конфигурируются при помощи регистров LPMCR0 и LPMCR1. Формат регистра LPMCR0: Название Назначение LPM ( 1 −0) Выбор режима пониженного потребления (происходит после выполнения команды « IDLE ») : 00 – режим IDLE 01 – режим STANDBY 1 x – режим HALT QUALSTDBY(5−0) Эти биты указывают минимальную длительность (в тактах входной частоты) сигнала, по которому производится выход из режима STANDBY пониженного потребления : 000000 = 2 T OSCCLKs 000001 = 3 T OSCCLKs … 111111 = 65 T OSCCLKs Назначение информационных битов регистра LPMCR0 :

Изображение слайда
22

Слайд 22: Режимы пониженного потребления ЦСП TMS320F28x

Формат регистра LPMCR1: При установке в 1 соответствующего бита разрешается выход ЦСП из STANDBY- режима пониженного потребления посредством подачи соответствующего периферийного сигнала на один внешних выводов процессора.

Изображение слайда
23

Слайд 23: Модуль центрального процессора TMS320F28x

Модуль центрального процессора содержит: - 32- битный RISC- процессор с фиксированной точкой; - 32- битное атомарное АЛУ, выполняющее однотактные инструкции «чтение-модификация-запись»; - блок 32-битных регистров; - отладчик реального времени JTAG ; - систему шин, обеспечивающую гарвардскую архитектуру; - три 32-битных таймера (CPU Timers) ; контроллер расширения прерываний ( PIE ); - аппаратный модуль MAC 32 x 32 бит или двойной модуль MAC (DMAC) 16 x 16 с фиксированной точкой; - аппаратное сдвигающее устройство PIE Interrupt Manager Шина чтения/записи данных Шина регистров Шина чтения программ Блок регистров (32 бит ) Умно - житель (32x32 бит ) АЛУ атомар- ных функций PIE менеджер преры-ваний JTAG реального времени CPU- таймеры

Изображение слайда
24

Слайд 24: Модуль центрального процессора TMS320F28x

Аппаратный умножитель 32 x 32 бит и 32-битное АЛУ обеспечивают совместное выполнение операций умножения и суммирования. Результат умножения может быть представлен 64-битным числом, операнды могут быть знаковыми и беззнаковыми. Большинство инструкций выполняется за один машинный цикл. Блок 32-битных регистров (32- bit Auxiliary Registers – XAR0…XAR7 ) снабжен арифметическим блоком адресации регистров (ARAU – Address register arithmetic unit), который может инкрементировать и декрементировать регистры XAR0…XAR7 и SP и генерирует адреса памяти данных для записи ( на шину DWAB) и чтения ( на шину DRAB). Модуль центрального процессора содержит также связанное с умножителем и АЛУ аппаратное сдвигающее устройство ( Barrel Shifter ) с возможностью сдвига содержимого на значение от 16 бит влево до 16 бит вправо.

Изображение слайда
25

Слайд 25: Модуль центрального процессора TMS320F28x

Обозначение регистра Название регистра Начальное значение ACC, 32 бит Аккумулятор 0х00000000 AH, 16 бит Старшие 16 бит ACC 0x0000 AL, 16 бит Младшие 16 бит ACC 0x0000 XAR0, 32 бит Вспомогательный регистр 0 0х00000000 XAR1, 32 бит Вспомогательный регистр 1 0х00000000 … … … XAR7, 32 бит Вспомогательный регистр 7 0х00000000 Регистры модуля центрального процессора Модуль центрального процессора содержит регистры данных, математических операций, управления системой, которые не имеют адресов в общем адресном пространстве памяти.

Изображение слайда
26

Слайд 26: Модуль центрального процессора TMS320F28x

Обозначение регистра Название регистра Начальное значение AR0, 16 бит Младшие 16 бит регистра XAR0 0x0000 AR1, 16 бит Младшие 16 бит регистра XAR1 0x0000 … … … AR7, 16 бит Младшие 16 бит регистра XAR7 0х0000 DP, 16 бит Указатель страницы данных 0х0000 IFR, 16 бит Регистр флагов прерываний 0х0000 IER, 16 бит Регистр разрешения прерываний 0х0000 DBGIER, 16 бит Регистр разрешения отладки прерываний 0х0000 P, 32 бит Регистр произведения 0х00000000 PH, 16 бит Старшие 16 бит регистра P 0х0000 PL, 16 бит Младшие 16 бит регистра P 0х0000

Изображение слайда
27

Слайд 27: Модуль центрального процессора TMS320F28x

Обозначение регистра Название регистра Начальное значение PC, 22 бит Программный счетчик 0х3FFFC0 RPC, 22 бит Счетчик программного возврата 0х000000 SP, 16 бит Указатель стека 0х0400 ST0, 16 бит Регистр состояния 0 0х0000 ST1, 16 бит Регистр состояния 1 0х080B XT, 32 бит Регистр множимого 0х00000000 T, 16 бит Старшие 16 бит XT 0х0000 TL, 16 бит Младшие 16 бит XT 0х0000

Изображение слайда
28

Слайд 28: Модуль центрального процессора TMS320F28x

Аккумулятор (ACC) – главный рабочий регистр CPU. Это – адресат для всех операций АЛУ кроме тех, которые работают прямо в памяти или регистрах. ACC поддерживает операции сдвига, суммирования, вычитания и сравнения с 32-разрядными данными. Он может также принимать 32-разрядный результат операции умножения. Можно обращаться к половинам и четвертям ACC. ACC может быть обработан как два независимых 16-разрядных регистра: А H (старших 16 бит) и AL (младших 16 бит). К байтам в пределах А H и AL можно также обращаться независимо. Специальные команды загружают и сохраняют байты А H.MSB, А H.LSB, AL. MSB, AL.LSB Это позволяет эффективно упаковывать и распаковывать байты.

Изображение слайда
29

Последний слайд презентации: Сброс и синхронизация ЦСП TMS320F28x: Модуль центрального процессора TMS320F28x

Аккумулятор изменяет биты состояния регистра состояния ST0 : − бит режима расширения знака (SXM); − бит режима переполнения (OVM); − флаг тест/управление (TC); − флаг переноса (C); − флаг нуля (Z); − флаг знака (N); − запираемый флаг переполнения (V); − биты счетчика переполнений (OVC, 6 бит).

Изображение слайда