Презентация на тему: Основы схемотехники. Тема: Цифровая схемотехника

Основы схемотехники. Тема: Цифровая схемотехника
Системы счисления
Системы счисления
Системы счисления
Системы счисления
Системы счисления
Системы счисления
Логические устройства
Инверсия (логическое отрицание)
Дизъюнкция (логическое сложение)
Конъюнкция (логическое умножение)
«Исключающее или»
Основные соотношения, правила, теоремы
Логические функции
Логические функции
Логические функции
Минимизация логических функций
Типы логических элементов
Триггеры
Асинхронные триггеры
Синхронные триггеры
Синхронные триггеры
Несимметричный триггер
Цифровые функциональные узлы
Шифратор
Дешифратор
Дешифратор
Мультиплексор
Мультиплексор
Демультиплексор
Сумматор
Сумматор
Сумматор
Сумматор
Многоразрядный сумматор
Функциональные узлы последовательностного типа
Сдвиговый регистр
Регистр памяти
Счетчики
Двоичные счетчики
Двоичные счетчики
Двоичные счетчики
Недвоичные счетчики
Недвоичные счетчики
Недвоичные счетчики
Недвоичные счетчики
Цифро-аналоговый преобразователь (ЦАП)
ЦАП с резисторами веса
ЦАП с резистивной матрицей
ЦАП с резистивной матрицей
Параметры ЦАП
Аналого-цифровой преобразователь (АЦП)
АЦП последовательных приближений
АЦП последовательных приближений
АЦП параллельного преобразования
АЦП параллельного преобразования
АЦП с двойным интегрированием
АЦП с двойным интегрированием
Сигма-дельта АЦП
Сигма-дельта АЦП
Сигма-дельта АЦП
Генераторы импульсов
Параметры импульсного процесса
Мультивибраторы
Мультивибраторы
Мультивибраторы
Мультивибраторы
Одновибраторы
Одновибраторы
Одновибраторы
Одновибраторы
Генераторы линейно-изменяющихся напряжений (ГЛИН)
Генераторы линейно-изменяющихся напряжений (ГЛИН)
Спасибо за внимание
1/74
Средняя оценка: 4.7/5 (всего оценок: 51)
Код скопирован в буфер обмена
Скачать (1283 Кб)
1

Первый слайд презентации: Основы схемотехники. Тема: Цифровая схемотехника

Ктн., доц Долин Георгий Аркадьевич Телефон мобильный: 8-926-610-9859, 8-925-603-6373 E- mail : dolin1974@gmail.com, george-dolin@yandex.ru, georgedolin@hotmail.com, e-seminar@mail.ru skype dolin-george 1

Изображение слайда
2

Слайд 2: Системы счисления

Изначально число – способ выражения количества предметов или количественного отношения между предметами Можно придумать разные способы изображения (хранения) числа. Значение числа от способа его изображения не зависит Системы счисления бывают: – непозиционная; – позиционная.

Изображение слайда
3

Слайд 3: Системы счисления

Римская система счисления Системы счисления V I I I I I I I I I Число = количество значков, натуральный счет Римская система. Число = сумма значений разных значков MCCLVIII яблок I – 1 V – 5 X – 10 L – 50 C – 100 M – 1000

Изображение слайда
4

Слайд 4: Системы счисления

Десятичная система счисления Позиционная система записи и хранения чисел очень удобна для вычислений В позиционной системе фиксированное количество значков позволяет записать любое число Чем больше используется значков, тем короче запись числа 1 2 5 8 Число единиц Число десятков Число сотен Число тысяч 1 ∙1000 + 2 ∙100 + 5 ∙10 + 8 = 1258 1258 яблок

Изображение слайда
5

Слайд 5: Системы счисления

Двоичная система счисления 9 + 5 ∙10 + 1 ∙100 = 159 – это десятичная запись числа 1 0 0 1 Число единиц Число двоек Число четверок Число восьмерок 1 1 1 1 Двоичная система использует всего два знака для записи чисел. Соответственно, младший разряд хранит число единиц, следующий за ним – число двоек, следующий – число четверок и т. д. Что хранит старший разряд – зависит от разрядности. 1 + 1 ∙2 + 1 ∙4 + 1 ∙8 + 1 ∙16 + 0 ∙32 + 0 ∙64 + 1 ∙128 = 159 Младший разряд

Изображение слайда
6

Слайд 6: Системы счисления

Шестнадцатеричная система счисления В шестнадцатеричном виде числа записываются с помощью последовательности значков 0 – 9 и A – F Представление числа Шестнадца-теричное Двои- чное Десяти- чное 0 0000 0 1 0001 1 2 0010 2 3 0011 3 4 0100 4 5 0101 5 6 0110 6 7 0111 7 8 1000 8 9 1001 9 A 1010 10 B 1011 11 C 1100 12 D 1101 13 E 1110 14 F 1111 15 4 E A A = 10 E = 14 4 = 4 × 16 0 1258 или яблок × 16 1 × 16 2 + + = 1258

Изображение слайда
7

Слайд 7: Системы счисления

Перевод чисел из двоичной системы в шестнадцатеричную и наоборот Для перевода многозначного двоичного числа в шестнадцатеричную систему нужно разбить его на тетрады  справа налево и заменить каждую тетраду соответствующей шестнадцатеричной цифрой. Для перевода числа из шестнадцатеричной системы в двоичную нужно заменить каждую его цифру на соответствующую тетраду двоичной системы. Например: 010110100011 2  = 0101 1010 0011 = 5A3 16

Изображение слайда
8

Слайд 8: Логические устройства

Основные положения алгебры логики Переменная величина Х в алгебре логики может принимать: Х = 1 ( логическая единица лог. «1» ); Х = 0 ( логический ноль лог. «0» ) Три основных операции: – инверсия (логическое отрицание); – дизъюнкция (логическое сложение); – конъюнкция (логическое умножение).

Изображение слайда
9

Слайд 9: Инверсия (логическое отрицание)

Операция инверсии на языке логики называется «НЕ», « NOT ». Инвертированный сигнал X в алгебре логики обозначается как. Зависимость между логическими переменными отображается таблицами истинности. На электрических схемах: X Y 0 1 1 0 1

Изображение слайда
10

Слайд 10: Дизъюнкция (логическое сложение)

Операция дизъюнкции на языке логики называется «ИЛИ», « OR » Дизъюнкция сигналов Х 1 и Х 2 в алгебре логики записывается как ; Таблица истинности На электрических схемах: X 1 X 2 Y 0 0 0 0 1 1 1 0 1 1 1 1

Изображение слайда
11

Слайд 11: Конъюнкция (логическое умножение)

Операция конъюнкции на языке логики называется «И», « AND ». Конъюнкция сигналов Х 1 и Х 2 в алгебре логики записывается как ; Таблица истинности На электрических схемах: X 1 X 2 Y 0 0 0 0 1 0 1 0 0 1 1 1

Изображение слайда
12

Слайд 12: Исключающее или»

Операция «исключающее или» на языке логики называется « XOR », « eXclusive OR » XOR сигналов Х 1 и Х 2 в алгебре логики записывается как ; Таблица истинности На электрических схемах: X 1 X 2 Y 0 0 0 0 1 1 1 0 1 1 1 0

Изображение слайда
13

Слайд 13: Основные соотношения, правила, теоремы

Х 0=Х Х 0 = 0 Х 1=1 Х 1 =Х Х Х=Х Х =Х Х =1 Х =0 Дистрибутивный закон: Закон поглощения: Правило склеивания: Правило двойного отрицания Теорема де Моргана:

Изображение слайда
14

Слайд 14: Логические функции

При реализации логических устройств, предназначенных для обработки логических сигналов, необходимо иметь элементы, осуществляющие операции НЕ, ИЛИ, И. Это есть функционально полная система логических элементов или логический базис. Но эта система является структурно избыточной, потому что учитывая соотношения теоремы де Моргана можно осуществить все три логических операции с использованием только двух элементов ИЛИ-НЕ либо И-НЕ. При схемной реализации систем с минимальным логическим базисом идут по пути использования универсальных логических элементов. X 1 X 1 – & X 1 · X 2 & X 1 X 2 X 1 · X 2 = = X 1 · X 2 & X 2 X 1 & X 1 X 2 X 1 · X 2 = = X 1 + X 2 & &

Изображение слайда
15

Слайд 15: Логические функции

В общем случае логическая функция Y может зависеть от нескольких переменных X 1, X 2, …, X n. Наиболее часто связь между логической функцией и логическими переменными задается в виде таблицы истинности или в алгебраической форме. Определить структуру логического устройства можно, исходя из алгебраической формы записи. Переход от таблицы истинности к алгебраической форме записи осуществляется с использованием совершенной конъюнктивной нормальной формы (СКНФ), либо совершенной дизъюнктивной нормальной формы (СДНФ). Также может использоваться метод карт Карно. СДНФ – составляется сумма (дизъюнкция) произведений независимых логических переменных, для которых функция принимает значение равное единице. Если какая-либо переменная равна нулю, то берется ее инверсное значение. СКНФ – составляется произведение (конъюнкция) сумм логических переменных, для которых логическая функция принимает значение равное нулю. Если какая-либо переменная равна единице, то берется ее инверсное значение.

Изображение слайда
16

Слайд 16: Логические функции

X 1 X 2 X 3 Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 Синтезировать систему мажоритарного голосования. Данное устройство должно вырабатывать лог. 1 на выходе, если хотя бы на двух из трех входов присутствует высокий уровень напряжения. 1. Синтез с помощью СДНФ. Выделим все строки, в которых Y = 1. 2. Синтез с помощью СКНФ. Выделим все строки, у которых Y = 0. Х 1 Х 2 Х 3 & & & 1 Х 1 · Х 2 · Х 3 & 1 1 1 Х 1 · Х 2 · Х 3 Х 1 · Х 2 · Х 3 Х 1 · Х 2 · Х 3 Y

Изображение слайда
17

Слайд 17: Минимизация логических функций

Минимизация логических функций осуществляется с использованием основных аксиом алгебры логики. Х 1 Х 2 Х 3 & & & 1 Х 1 · Х 2 Х 2 · Х 3 Х 1 · Х 3 Х 1 · Х 2 + +Х 2 · Х 3 ++ Х 1 · Х 3 Наиболее широкое распространение получил метод с использованием карт Карно. Карта Карно представляет собой несколько модернизированную таблицу истинности. X1X2 X3 00 10 11 01 0 0 0 1 0 1 0 1 1 1 В данном случае можно выделить три области смежных ячеек с единичным значением Y : а – X 1 X 3, б – X 1 X 2, в – X 2 X 3. Результат синтеза: Y = а + б + в = X 1 X 3 + X 1 X 2 + X 2 X 3.

Изображение слайда
18

Слайд 18: Типы логических элементов

Существует несколько типов транзисторных логик, которые реализуют универсальные логические элементы. Из основных можно выделить: а) транзисторно-транзисторная логика (ТТЛ); б) эмиттерно-связанная логика (ЭСЛ); в) транзисторная логика на комплементарных ключах (КМДП (КМОП)). Параметры логических элементов можно разделить: а) статические (напряжение питания, уровни логических нуля и единицы, логический перепад, токи); б) динамические (быстродействие, определяемое скоростями перехода из одного состояния в другое).

Изображение слайда
19

Слайд 19: Триггеры

Триггер – устройство, имеющие два устойчивых состояния и способное под действием управляющих сигналов скачком переходить из одного устойчивого состояния в другое. Два типа: асинхронные и синхронные. RS -триггер с прямыми входами: S n R n Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X S R T S R T S n R n Q n Q n+1 0 0 0 Х 0 0 1 Х 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 RS -триггер с инверсными входами

Изображение слайда
20

Слайд 20: Асинхронные триггеры

JK -триггер S R T S R T & & & & J K Q Q J n K n Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 J K TT

Изображение слайда
21

Слайд 21: Синхронные триггеры

Синхронные триггеры срабатывают при наличии информацион - ных сигналов в момент подачи сигнала синхронизации. Синхронный RS -триггер: S R TT C C S R Q t Синхронный JK -триггер: S R T S R T & & & & J K Q Q C K J TT C

Изображение слайда
22

Слайд 22: Синхронные триггеры

Т -триггер D -триггер K J TT C 1 D C K J TT C T C Q C D t t t Q C T t t t D C TT T C TT

Изображение слайда
23

Слайд 23: Несимметричный триггер

U вых U 1 U 0 U отп U сраб U вх 1 1 R 1 R 2 U вх U вых U 1 U 0 U сраб U отп t t

Изображение слайда
24

Слайд 24: Цифровые функциональные узлы

Это устройство, предназначенное для выполнения определенных действий с двоичными переменными: сложение, преобразование, счет, прием, передачу и хранение цифровой информации. Два класса функциональных узлов: – комбинационный тип; – последовательностный тип. Комбинационными называются функциональные узлы, выходной сигнал которых определяется комбинацией логических сигналов на входах, действующих в данный момент времени. Последовательностными называются функциональные узлы, выходной сигнал которых зависит не только от значений входных сигналов, действующих в данный момент времени, но и от предыдущих значений.

Изображение слайда
25

Слайд 25: Шифратор

Функциональный узел, предназначенный для преобразования поступающих на его входы управляющих сигналов (команд) в n -разрядный двоичный код. число a 3 a 2 a 1 a 0 X 0 0 0 0 0 X 1 0 0 0 1 X 2 0 0 1 0 X 3 0 0 1 1 X 4 0 1 0 0 X 5 0 1 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 0 X 9 1 0 0 1 1 1 1 1 a 0 a 1 a 2 a 3 X 4 X 0 X 1 X 3 X 2 X 5 X 6 X 7 X 8 X 9

Изображение слайда
26

Слайд 26: Дешифратор

Функциональный узел, предназначенный для преобразования n -разрядного двоичного кода в комбинацию управляющих выходных сигналов. входной код выходной сигнал a 3 a 2 a 1 a 0 X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 X 8 X 9 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1

Изображение слайда
27

Слайд 27: Дешифратор

a 0 a 1 00 10 11 01 a 2 a 3 00 X 0 X 1 X 3 X 2 10 X 4 X 5 X 7 X 6 11 1 1 1 1 01 X 8 X 9 1 1 & & & & & & 1 1 1 1 a 3 a 2 a 1 a 0 X 0 X 1 X 4 X 5 X 8 X 9 . . . . . .

Изображение слайда
28

Слайд 28: Мультиплексор

Функциональный узел, который осуществляет управляемую коммутацию информации, поступающей по N входным линиям, на одну выходную линию. Коммутация определенной входной линии происходит в соответствии с двоичным адресным кодом. Если адресный код имеет n разрядов, то можно осуществить N = 2 n комбинаций адресных сигналов. Рассмотрим n = 2, N = 4. F – значение информации. Таблица функционирования будет следующей: a 1 a 0 F 0 0 X 0 0 1 X 1 1 0 X 2 1 1 X 3

Изображение слайда
29

Слайд 29: Мультиплексор

1 1 & & & & a 0 X 3 X 0 X 1 X 2 a 1 1 F Условное обозначение:

Изображение слайда
30

Слайд 30: Демультиплексор

Функциональный узел, осуществляющий управляемую коммутацию информации, поступающей по одному входу на один из N выходов. a 1 a 0 X 0 X 1 X 2 X 3 0 0 F 0 0 0 0 1 0 F 0 0 1 0 0 0 F 0 1 1 0 0 0 F 1 1 & & & & a 0 X 3 X 0 X 1 X 2 a 1 F

Изображение слайда
31

Слайд 31: Сумматор

Функциональный узел, выполняющий арифметическое сложение кодов двух чисел. По количеству одновременно обрабатываемых разрядов складываемых чисел: – одноразрядные, – многоразрядные. По числу входов и выходов одноразрядных двоичных сумматоров: – четвертьсумматоры ; – полусумматоры; – полные одноразрядные двоичные сумматоры. По способу представления и обработки складываемых чисел многоразряд - ные сумматоры подразделяются на: – последовательные, в которых обработка чисел ведется поочередно, разряд за разрядом на одном и том же оборудовании; – параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется свое оборудование.

Изображение слайда
32

Слайд 32: Сумматор

Четвертьсумматор характеризуется наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма. a b S 0 0 0 0 1 1 1 0 1 1 1 0 S a b S a 1/4 SM S b Полусумматор характеризуется наличием двух входов, на которые подаются одноименные разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом перенос в следующий (более старший разряд). a b S P 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 S P = ab a HS S b P

Изображение слайда
33

Слайд 33: Сумматор

Полный одноразрядный двоичный сумматор характеризуется наличием трех входов, на которые подаются одноименные разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом перенос в следующий (более старший разряд). a b P 0 S P 1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ab 00 10 11 01 P 0 0 0 1 0 1 1 1 0 1 0 ab 00 10 11 01 P 0 0 0 0 1 0 1 0 1 1 1 Для S: Для P 1 : S

Изображение слайда
34

Слайд 34: Сумматор

1 1 & & & & b abP 0 P 0 a & & & 1 ab aP 0 bP 0 1 1 P 1 S a i SM S b i P i+1 P i

Изображение слайда
35

Слайд 35: Многоразрядный сумматор

a 1 SM S 1 b 1 P 2 P 1 a 0 SM S 0 b 0 P 1 a 0 b 0 S 0 a 1 b 1 S 1 … a n b n a n SM S n b n P n+1 P n S n S n+1 a 0 a 1 a 2 a 3 SM S 0 S 1 S 2 S 3 b 0 b 1 b 2 b 3 P 1 P 0

Изображение слайда
36

Слайд 36: Функциональные узлы последовательностного типа

Регистры Функциональный узел, осуществляющий прием, хранение и передачу информации. 2 типа регистров: – регистры с последовательным приемом и выдачей информации (сдвиговые регистры); – регистры с параллельным приемом и выдачей информации (регистры памяти).

Изображение слайда
37

Слайд 37: Сдвиговый регистр

Для хранения одного разряда информации предназначен отдельный триггер. Для N разрядов информации необходимо N триггеров. D C TT D C TT D C TT Q 0 Q 1 Q 2 D С С D Q 0 Q 1 Q 2 t t t t t D C RG Q 0 Q 1 Q 2 Q 3

Изображение слайда
38

Слайд 38: Регистр памяти

S R T S R T S R T & & & & & & запись сброс считывание D 0 D 1 D 2 D 3 RG Q 0 Q 1 Q 2 Q 3

Изображение слайда
39

Слайд 39: Счетчики

Функциональный узел, предназначенный для подсчета количества импульсов. 2 класса счетчиков: двоичные и недвоичные. Основные параметры: коэффициент пересчета и быстродействие. Коэффициент пересчета К сч – максимальное число импульсов, которое может быть подсчитано данным счетчиком, и зависит от количества разрядов n ( К сч = 2 n ). Быстродействие счетчика определяется двумя величинами: раз- решающей способностью и временем установки очередного состояния. Разрешающая способность t p = 1/ f сч ( f сч – частота следования входных импульсов) определяется минимально допустимым временным интервалом между двумя выходными импульсами, при котором не происходит потери счета (сбоя). Время установки представляет собой интервал времени между поступлением импульса на вход счетчика и переходом его в новое состояние.

Изображение слайда
40

Слайд 40: Двоичные счетчики

Суммирующий счетчик T T T Q 0 Q 1 Q 2 C вход C C 1

Изображение слайда
41

Слайд 41: Двоичные счетчики

Вычитающий счетчик T T T Q 0 Q 1 Q 2 C вход C C 1

Изображение слайда
42

Слайд 42: Двоичные счетчики

Реверсивный (универсальный) счетчик 1 & & 1 T T & & 1 T Q 0 Q 1 Q 2 C C C C X 0 1 1 & & 1 T T & & 1 T Q 0 Q 1 Q 2 X 0 вход

Изображение слайда
43

Слайд 43: Недвоичные счетчики

Кольцевые счетчики D C TT D C TT D C TT Q 0 Q 1 Q 2 С К сч = 3; К сч = n D C TT D C TT D C TT Q 0 Q 1 Q 2 С С Q 2 Q 1 Q 0 0 1 0 0 1 0 0 1 2 0 1 0 3 1 0 0 4 0 0 1 С Q 2 Q 1 Q 0 0 0 0 0 1 0 0 1 2 0 1 1 3 1 1 1 4 1 1 0 5 1 0 0 6 0 0 0 7 0 0 1 К сч = 6; К сч = 2 n

Изображение слайда
44

Слайд 44: Недвоичные счетчики

Счетчики с обратными связями На примере К сч = 5. Имп. Q 2 n Q 1 n Q 0 n Q 2 n+1 Q 1 n+1 Q 0 n+1 F Q 2 F Q 1 F Q 0 1 2 3 4 5 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 0   0  1  0     0 Q 2 Q 0 Q 1 Q 2 Q 0 Q 1 Q 2 Q 0 Q 1 00 10 11 01 00 10 11 01 00 10 11 01 0     0 0   1 0 0 0  0 1 0 Х Х Х 1 0 X X X 1  X X X Для F Q 0 : F Q 1 : F Q 2 :

Изображение слайда
45

Слайд 45: Недвоичные счетчики

Для J 0 : J 1 : J 2 : Q 2 Q 0 Q 1 Q 2 Q 0 Q 1 Q 2 Q 0 Q 1 00 10 11 01 00 10 11 01 00 10 11 01 0 X X X 1 0 0 1 X X 0 0 0 1 0 1 0 Х Х Х 1 0 X X X 1 X X X X Для K 0 : K 1 : K 2 : Q 2 Q 0 Q 1 Q 2 Q 0 Q 1 Q 2 Q 0 Q 1 00 10 11 01 00 10 11 01 00 10 11 01 0 X 1 1 X 0 X X 1 0 0 X X X X 1 X Х Х Х 1 X X X X 1 1 X X X

Изображение слайда
46

Слайд 46: Недвоичные счетчики

Изображение слайда
47

Слайд 47: Цифро-аналоговый преобразователь (ЦАП)

Идея заключается в получении мгновенного значения аналогового сигнала, соответствующего входному цифровому коду, путем суммирования эталонных токов с последующим преобразованием их в напряжение. Управление эталонными токами или эталонными напряжениями осуществляется с помощью двоичного кода. Величины эталонных напряжений нормируются. Старшему разряду СР соответствует максимальное значение эталонного напряжения:

Изображение слайда
48

Слайд 48: ЦАП с резисторами веса

Погрешность воспроизведения определяется весом младшего разряда. Для практической реализации схемы ЦАП с резисторами веса требуется большое количество резисторов с разными значениями сопротивлений.

Изображение слайда
49

Слайд 49: ЦАП с резистивной матрицей

R 1 = R 2 = R 3 = R 4 =2 R R 12 = R 23 = R 34 = R Рассмотрим код 1111: R 34 R C R 4 U 4 R 34 R C R 4 U 4 U 3 R 3 R 23

Изображение слайда
50

Слайд 50: ЦАП с резистивной матрицей

Следовательно: U 2 =2 U 3 =4 U 4 и, соответственно U оп = U 1 =2 U 2 =4 U 3 =8 U 4 Преимущество: нет бросков токов. Недостаток: постоянно протекает ток, что ведет к большим затратам энергии.

Изображение слайда
51

Слайд 51: Параметры ЦАП

Разрешение – количество разрядов входного двоичного кода. Шагом квантования – расчетное приращение выходного напряжения ЦАП при изменении входного кода на единицу младшего разряда (1 МР). Из формулы (11.1) для двух кодов, отличающихся на единицу младшего разряда, получим: h = U оп R о.с / R (2 b – 1). Погрешность смещения нуля ( δ OFF ) – смещение выходного напряжения ЦАП относительно нуля в начальной точке преобразования. Погрешность коэффициента передачи, или погрешность наклона ( δ G ) – смещение выходного напряжения ЦАП относительно значения U оп в конечной точке преобразования. Нелинейностью ( интегральная нелинейность ) ( δ L ) называется максимальное отклонение реальной характеристики ЦАП от теоретической прямой, соединяющей нулевое и максимальное значения выходного сигнала. Дифференциальной нелинейностью преобразования ( δ LD ) называется отклонение шага преобразования ЦАП от идеального, который должен точно соответствовать 1 МР. Динамические параметры: время установления выходного сигнала t c – интервал времени от момента подачи цифрового кода на вход ЦАП до момента появления выходного аналогового сигнала, отличающегося от окончательного на некоторую величину (обычно  1 МР); максимальная частота преобразования – наибольшая частота дискретизации, при котором параметры ЦАП соответствуют заданным значениям.

Изображение слайда
52

Слайд 52: Аналого-цифровой преобразователь (АЦП)

Существуют три основных типа аналого-цифровых преобразователей: – АЦП последовательных приближений обладают сравнительно высоким быстродействием и точностью, преобразуемый аналоговый сигнал последовательно сравнивается с весовыми значениями напряжений, которые соответствуют весовым коэффициентам разрядов. – АЦП параллельного преобразования, входной аналоговый сигнал одновременно (параллельно) сравнивается с 2 n -1 градациями опорного напряжения, образуемыми резистивным делителем. Получаемый результат сравнения преобразуется в параллельный n –разрядный двоичный код. Такие АЦП обладают максимальным быстродействием. – АЦП с двойным интегрированием: на первом этапе происходит интегрирование входного аналогового сигнала за определенный промежуток времени. Затем осуществляется интегрирование противоположного по знаку известного постоянного напряжения и фиксируется интервал времени, за который выходное напряжение станет равным нулю, путем подсчета импульсов, следующих с известной частотой. Зафиксированное счетчиком число импульсов представляется в виде кода.

Изображение слайда
53

Слайд 53: АЦП последовательных приближений

Изображение слайда
54

Слайд 54: АЦП последовательных приближений

0000 0000 0001 0001 0000 0010 0010 0010 0011 0011 0000 0100 0100 0100 0101 0101 0100 0110 0110 0110 0111 0111 0000 1000 1000 1000 1001 1001 1000 1010 1010 1010 1011 1011 1000 1100 1100 1100 1101 1101 1100 1110 1110 1110 1111 1111

Изображение слайда
55

Слайд 55: АЦП параллельного преобразования

N = 2 n -1

Изображение слайда
56

Слайд 56: АЦП параллельного преобразования

Входной унитарный код Двоичный код Х 1 Х 2 Х 3 Х 4 Х 5 Х 6 Х 7 а 0 а 1 а 2 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1

Изображение слайда
57

Слайд 57: АЦП с двойным интегрированием

Изображение слайда
58

Слайд 58: АЦП с двойным интегрированием

t 1  t 0 = Т 0 Таким образом, величина выходного сигнала пропорциональна числу импульсов N 2.

Изображение слайда
59

Слайд 59: Сигма-дельта АЦП

Изображение слайда
60

Слайд 60: Сигма-дельта АЦП

N такта U S, В U и, В U к, бит U ЦАП, В 1 0,6 0,6 1 1 2 -0,4 0,2 1 1 3 -0,4 -0,2 0 -1 4 1,6 1,4 1 1 5 -0,4 1,0 1 1 6 -0,4 0,6 1 1 7 -0,4 0,2 1 1 8 -0,4 -0,2 0 -1 Рассмотрим для U вх = 0.6 В: Перед началом вычисления новой выборки напряжения на выходе интегратора ( U и ) и на выходе ЦАП ( U ЦАП ) равны нулю. Сигнал с выхода сумматора U S поступает на интегратор, где суммируется с предыдущим значением интегратора (т. е. для i -ой итерации U и ( i ) = U и ( i - 1) + V s ). В начальный момент входной сигнал U без изменений поступает на интегратор. Компаратор сравнивает выходное значение интегратора U и с уровнем “0” и выдает 1, если U и ≥ 0, и 0 при U и < 0. Сигнал с компаратора поступает в выходной регистр, образуя последовательность одноразрядных цифровых отсчетов (выборка модулятора). Также этот сигнал попадает в ЦАП, который в зависимости от его уровня выдает U ref или - U ref. В сумматоре это значение вычитается из входного сигнала U и складывается с U и в интеграторе. После чего процесс многократно повторяется.

Изображение слайда
61

Слайд 61: Сигма-дельта АЦП

Если U = - U ref, выходная последовательность будет состоять 000000…, а если U = U ref – 111111… При U = 0 на выходе компаратора будет 101010... Математически механизм работы модулятора можно представить следующим образом. Пусть значение U и в ходе преобразования k раз было меньше “0” и n раз больше или равным нулю; то общая длина кодовой последовательности для одной выборки: N = n + k. Очевидно, что U и ( N ) = U + n ( U - U ref ) + k ( U + U ref ); U и (0) = U. Предположим, что через какое-то число итераций N ≠ 0 напряжение на интеграторе вновь принимает исходное значение: U и ( N ) = U. Тогда можно записать: U = U (1 + n + k ) + U ref ( k - n ); U и = U ref ( n - k ) / ( n + k ) = U ref (2 n / N - 1). Таким образом, отношение числа единиц к общей длине циклической последовательности n / N определяет измеряемое напряжение U как часть диапазона измерений U ref.

Изображение слайда
62

Слайд 62: Генераторы импульсов

Параметры импульсного процесса Условия прямоугольного сигнала: 1) λ ≤ 0.05 (5%); 2) t и / t ф > 10. λ = ∆ U m / U m относительное снижение амплитуды импульса t иа t ф t с t в 0.1 U 0.5 U 0.9 U U U в U в dU m U t t и

Изображение слайда
63

Слайд 63: Параметры импульсного процесса

Сигнал  — физический процесс, несущий информацию. По природе физического процесса делятся на электромагнитные, в частности электрические (телефония, радио, телевидение, мобильная связь, ЛВС, Интернет), световые (оптоволоконный кабель), звуковые (общение людей), пневматические и гидравлические (определенные отрасли автоматики)и др. Параметры периодической последовательности импульсов: – Т период повторения импульсов; – f = 1 / T частота повторения импульсов; – Q = T / t и скважность импульсов; – K з = 1 / Q = t и / T коэффициент заполнения.

Изображение слайда
64

Слайд 64: Мультивибраторы

это генераторы периодической по­следовательности импульсов напряжения прямоугольной формы с требуемыми параметрами (амплитудой, длительностью, частотой сле­дования и др.), работают в режиме самовозбуждения.

Изображение слайда
65

Слайд 65: Мультивибраторы

Изображение слайда
66

Слайд 66: Мультивибраторы

Изображение слайда
67

Слайд 67: Мультивибраторы

Изображение слайда
68

Слайд 68: Одновибраторы

Предназначены для формирования пря­моугольного импульса напряжения тре­буемой длительности при воздействии на входе короткого запускающего им­пульса.

Изображение слайда
69

Слайд 69: Одновибраторы

Изображение слайда
70

Слайд 70: Одновибраторы

Изображение слайда
71

Слайд 71: Одновибраторы

Изображение слайда
72

Слайд 72: Генераторы линейно-изменяющихся напряжений (ГЛИН)

формируют периодические сигналы, изменяющиеся по линейному закону.

Изображение слайда
73

Слайд 73: Генераторы линейно-изменяющихся напряжений (ГЛИН)

Изображение слайда
74

Последний слайд презентации: Основы схемотехники. Тема: Цифровая схемотехника: Спасибо за внимание

74

Изображение слайда