Презентация на тему: Лекция 4

Лекция 4
Базовые устройства
Условное обозначение ЛЭ
Обозначения логических элементов
Сигналы отображающие логические переменные
Учет задержек в логических схемах
Статические параметры ЛЭ
Токовые статические параметры ЛЭ
Нагрузочная способность ЛЭ
Быстродействие цифровых схем
Мощность потребления ЛЭ
Мощность потребления ЛЭ при нанометровых технологиях
Формула оценки динамической мощности
Параметры ЛЭ ТТЛ
Параметры ЛЭ ТТЛ
Логический элемент как основа интегральных схем
Пример интегрального исполнения ЛЭ
Пример интегрального исполнения ЛЭ
Параметры ЛЭ КМОП
Типы выходов цифровых элементов
Логический выход
Выход с тремя состояниями
Открытые выходы
Комбинационные схемы
Дешифратор
Пример интегрального исполнения дешифратора
Шифратор
Пример интегральной схемы шифратора
Мультиплексор и демультиплексор
Пример интегрального исполнения мультиплексора
Программируемая логическая матрица
Компаратор
Схемы сдвига
Сумматор
АЛУ
Восьмиразрядное АЛУ
Триггер
Триггеры RS асинхронные
Пример интегрального исполнения RS триггера
Синхронный RS Триггер
Синхронный RS триггер
Синхронный RS с динамическим управлением
D триггер - одноступенчатый
D триггер с входом условия
D триггер с динамическим управлением
Двухтактные RS триггеры
Универсальный JK триггер
JK с динамическим управлением
Счетчики
Счетчик асинхронный прямого счета
Счетчик асинхронный обратного счета
Реверсивный счетчик
Счетчик синхронный со сквозным переносом
Синхронный счетчик с параллельным переносом
Счетчики
Схемы с разным числом пересчета
Интегральные схемы счетчиков
Регистры
Параллельный регистр на основе RS триггера
Последовательный регистр на основе синхронного D триггера
Регистр в интегральном исполнении
Лекция 4
1/62
Средняя оценка: 4.6/5 (всего оценок: 56)
Код скопирован в буфер обмена
Скачать (14137 Кб)
1

Первый слайд презентации: Лекция 4

www.themegallery.com Лекция 4 Схемотехнические основы построения цифровых устройств

Изображение слайда
2

Слайд 2: Базовые устройства

www.themegallery.com Базовые устройства Запоминающие устройства Последовательностные схемы Комбинационные схемы Базовые логические элементы Транзистор База для разработки цифровых устройств Интерфейсные схемы Триггеры Генераторы и формирователи Преобразователи сигналов

Изображение слайда
3

Слайд 3: Условное обозначение ЛЭ

www.themegallery.com Условное обозначение ЛЭ & Обозначение функции Инверсия И, ИЛИ, НЕ – базис элементов нагляден для восприятия И-НЕ - функция Шефера ИЛИ-НЕ - функция Пирса Основные рабочие базисы

Изображение слайда
4

Слайд 4: Обозначения логических элементов

www.themegallery.com Обозначения логических элементов

Изображение слайда
5

Слайд 5: Сигналы отображающие логические переменные

www.themegallery.com Сигналы отображающие логические переменные БИТ 1 0 H (High) L (Low) При переходе от логических сигналов к электрическим необходимо установить правила соответствия: - положительной логики; - отрицательной логики Положительная логика

Изображение слайда
6

Слайд 6: Учет задержек в логических схемах

www.themegallery.com Учет задержек в логических схемах Быстродействие в ЛЭ напрямую связана с задержкой сигналов ЛЭ и связях между ними. Особенно это проявляется с уменьшением технологических норм. 70-80% от общей задержки - это задержки в ЛЭ и в линиях связи. Существуют грубые оценки задержки, и точные расчеты.

Изображение слайда
7

Слайд 7: Статические параметры ЛЭ

www.themegallery.com Статические параметры ЛЭ Напряжение питания С определенным допуском Четыре значения напряжений, задающих границы зон переменных О или 1 На входе ЛЭ На выходе ЛЭ Статическая помехоустойчивость: - Для уровня логической единицы допустимая - Для уровня логического нуля допустимая

Изображение слайда
8

Слайд 8: Токовые статические параметры ЛЭ

www.themegallery.com Токовые статические параметры ЛЭ Ток потребляемый по входу при вх=1 Ток потребляемый по входу при вх=0 Ток потребляемый по выходу при вых=1 Ток потребляемый по выходу при вых=0 Например: для КМОП ЛЭ ток вых.1= току вых.0 для ТТЛШ ЛЭ ток вых.1 в 20 раз меньше тока вых.0

Изображение слайда
9

Слайд 9: Нагрузочная способность ЛЭ

www.themegallery.com Нагрузочная способность ЛЭ Это количество ЛЭ, которые можно подключить одному выходу ЛЭ. Иногда применяют термин: Разветвление по выходу Объединение по входу

Изображение слайда
10

Слайд 10: Быстродействие цифровых схем

www.themegallery.com Быстродействие цифровых схем Скорость перехода из одного состояния в другое. Определяется задержками в элементе и цепях соединения. Коэффициент определяется серией микросхемы Фактическая Номинальная по справ.

Изображение слайда
11

Слайд 11: Мощность потребления ЛЭ

www.themegallery.com Мощность потребления ЛЭ В справочниках обычно указывается значение тока потребляемого микросхемой – I потр. * U пит.= P Мощность ЛЭ делят на статическую и динамическую Рст. – мощность потребляемая в пассивном состоянии. Рдин. – мощность потребляемая при переключении. Рст. делится на Рст. 0 и Рст. 1 Рст. и расчитывается Рст. =(Рст.0 + Рст.1) / 2 Р = Рст. + Рдин.

Изображение слайда
12

Слайд 12: Мощность потребления ЛЭ при нанометровых технологиях

www.themegallery.com Мощность потребления ЛЭ при нанометровых технологиях Статическая мощность соизмерима с динамической

Изображение слайда
13

Слайд 13: Формула оценки динамической мощности

www.themegallery.com Формула оценки динамической мощности Перепад логического уровня Частота сигналов на входе и выходе Число переключаемых выходов Емкость нагрузки Внутренняя емкость схемы

Изображение слайда
14

Слайд 14: Параметры ЛЭ ТТЛ

www.themegallery.com Параметры ЛЭ ТТЛ

Изображение слайда
15

Слайд 15: Параметры ЛЭ ТТЛ

www.themegallery.com Параметры ЛЭ ТТЛ К134 4И-НЕ

Изображение слайда
16

Слайд 16: Логический элемент как основа интегральных схем

www.themegallery.com Логический элемент как основа интегральных схем

Изображение слайда
17

Слайд 17: Пример интегрального исполнения ЛЭ

www.themegallery.com Пример интегрального исполнения ЛЭ

Изображение слайда
18

Слайд 18: Пример интегрального исполнения ЛЭ

www.themegallery.com Пример интегрального исполнения ЛЭ

Изображение слайда
19

Слайд 19: Параметры ЛЭ КМОП

www.themegallery.com Параметры ЛЭ КМОП 2И-НЕ

Изображение слайда
20

Слайд 20: Типы выходов цифровых элементов

www.themegallery.com Типы выходов цифровых элементов Логические; С третьим состоянием; Открытые (с открытым стоком или коллектором). Применение объясняется различными условиями работы элементов в логических цепях, магистральных системах.

Изображение слайда
21

Слайд 21: Логический выход

www.themegallery.com Логический выход Хорошо, когда он имеет малое сопротивление и способен развивать большие токи для перезарядки емкостных нагрузок. Особенность – их нельзя соединять параллельно !!! Неопределенность выхода в переходном состоянии Импульс тока в переходном режиме

Изображение слайда
22

Слайд 22: Выход с тремя состояниями

www.themegallery.com Выход с тремя состояниями Позволяют использовать одну линию связи несколькими ЛЭ, сохраняют достоинства обычных логических выходов: быстродействие и высокая нагрузочная способность. MUX x1 xn a1 an out inp выбор Применение мультиплексора

Изображение слайда
23

Слайд 23: Открытые выходы

www.themegallery.com Открытые выходы Требуется подключение внешних резисторов для исключения плавающего состояния выхода. Реализуется схема монтажной логики – высокое напряжение на выходе возникает только при запирании всех транзисторов. Может заменить схему с тремя состояниями при работе на магистраль – вместо сигнала ОЕ используют один из входов. Достоинства – защищенность от повреждений при ошибках Управления. Недостаток – большая задержка переключения. Обозначение

Изображение слайда
24

Слайд 24: Комбинационные схемы

www.themegallery.com Комбинационные схемы КС - это схемы без элементов памяти 3. Мультиплексоры 4. Демультиплексоры. 1. Дешифраторы 2. Шифраторы КС х1 х n y 1 yn 5. Сумматоры. 6. АЛУ. 7. Компараторы

Изображение слайда
25

Слайд 25: Дешифратор

www.themegallery.com Дешифратор Это устройство, при подаче на вход которого определенного кода, на выходе активируется определенная выходная шина. Дешифрация – это реакция схемы на определенную кодовую комбинацию Маркировка - DC

Изображение слайда
26

Слайд 26: Пример интегрального исполнения дешифратора

www.themegallery.com Пример интегрального исполнения дешифратора DC Схема внутренней логики Двухканальный дешифратор комбинации двух входов в один из Четырех выходов. 00 – 0111 10 – 1011 01 – 1101 11 -- 1110

Изображение слайда
27

Слайд 27: Шифратор

www.themegallery.com Шифратор Выполняет функцию противоположную дешифрации Маркировка - CD

Изображение слайда
28

Слайд 28: Пример интегральной схемы шифратора

www.themegallery.com Пример интегральной схемы шифратора Осуществляет преобразование восьми информационных входов в трехразрядный двоичный код Схема внутренней логики

Изображение слайда
29

Слайд 29: Мультиплексор и демультиплексор

www.themegallery.com Мультиплексор и демультиплексор Вход подключить к одному из N - выходов Один из N входов подключить к выходу

Изображение слайда
30

Слайд 30: Пример интегрального исполнения мультиплексора

www.themegallery.com Пример интегрального исполнения мультиплексора Схема внутренней логики

Изображение слайда
31

Слайд 31: Программируемая логическая матрица

www.themegallery.com Программируемая логическая матрица 12 входов

Изображение слайда
32

Слайд 32: Компаратор

www.themegallery.com Компаратор Сравнивает две четырех битные комбинации и если они равны на выходе 1 если не равны то на выходе 0. 1 если на входе сигналы одного уровня

Изображение слайда
33

Слайд 33: Схемы сдвига

www.themegallery.com Схемы сдвига Вход Выход Вправо с=1 Влево с=0

Изображение слайда
34

Слайд 34: Сумматор

www.themegallery.com Сумматор А Б В Полусумматор Полный сумматор

Изображение слайда
35

Слайд 35: АЛУ

www.themegallery.com АЛУ Данная схема может выполнять 4 функции: АВ, А+В, не В, А+В Задают тип функции Входные Разрешение Одноразрядная микропроцессорная секция

Изображение слайда
36

Слайд 36: Восьмиразрядное АЛУ

www.themegallery.com Восьмиразрядное АЛУ На базе микропроцессорной секции

Изображение слайда
37

Слайд 37: Триггер

www.themegallery.com Триггер Базовый элемент для организации запоминающих устройств, регистров, счетчиков. Асинхронные Синхронные Двухступенчатые Одноступенчатые Со статическим управлением С динамическим управлением

Изображение слайда
38

Слайд 38: Триггеры RS асинхронные

www.themegallery.com Триггеры RS асинхронные RS с инверсным и прямым управлением Логика работы Обозначение Логика работы Обозначение R – ( reset) сброс. S – (set) установка.

Изображение слайда
39

Слайд 39: Пример интегрального исполнения RS триггера

www.themegallery.com Пример интегрального исполнения RS триггера

Изображение слайда
40

Слайд 40: Синхронный RS Триггер

www.themegallery.com Синхронный RS Триггер Прямого статического управления Схема внутренней логики Схема внутренней логики C – (clock) синхронизация

Изображение слайда
41

Слайд 41: Синхронный RS триггер

www.themegallery.com Синхронный RS триггер С инверсным, динамическим управлением по переднему фронту сигнала С Схема внутренней логики

Изображение слайда
42

Слайд 42: Синхронный RS с динамическим управлением

www.themegallery.com Синхронный RS с динамическим управлением Динамическое управление по заднему фронту сигнала С Схема внутренней логики

Изображение слайда
43

Слайд 43: D триггер - одноступенчатый

www.themegallery.com D триггер - одноступенчатый Основа построения регистров Ячейка памяти Схема внутренней логики Схема внутренней логики

Изображение слайда
44

Слайд 44: D триггер с входом условия

www.themegallery.com D триггер с входом условия Схема внутренней логики

Изображение слайда
45

Слайд 45: D триггер с динамическим управлением

www.themegallery.com D триггер с динамическим управлением С управлением по переднему фронту Счетный триггер – основа построения счетчиков.

Изображение слайда
46

Слайд 46: Двухтактные RS триггеры

www.themegallery.com Двухтактные RS триггеры Счетный триггер Мастер - master Исполнитель - slave MS триггер

Изображение слайда
47

Слайд 47: Универсальный JK триггер

www.themegallery.com Универсальный JK триггер Устраняет неопределенность возникающую при одновременном снятии сигналов с входов R и S

Изображение слайда
48

Слайд 48: JK с динамическим управлением

www.themegallery.com JK с динамическим управлением

Изображение слайда
49

Слайд 49: Счетчики

www.themegallery.com Счетчики Устройство для счета единиц, поступающих на его вход. Основа построения таймеров. Счетчики Прямого счета Обратного счета Реверсивные Асинхронные с последовательным переносом Синхронные с параллельным переносом Комбинированные Количество триггеров Коэффициент пересчета - Ксч

Изображение слайда
50

Слайд 50: Счетчик асинхронный прямого счета

www.themegallery.com Счетчик асинхронный прямого счета

Изображение слайда
51

Слайд 51: Счетчик асинхронный обратного счета

www.themegallery.com Счетчик асинхронный обратного счета

Изображение слайда
52

Слайд 52: Реверсивный счетчик

www.themegallery.com Реверсивный счетчик

Изображение слайда
53

Слайд 53: Счетчик синхронный со сквозным переносом

www.themegallery.com Счетчик синхронный со сквозным переносом

Изображение слайда
54

Слайд 54: Синхронный счетчик с параллельным переносом

www.themegallery.com Синхронный счетчик с параллельным переносом Осуществляется выявление возможного состояния триггера старшего разряда путем анализа младших разрядов.

Изображение слайда
55

Слайд 55: Счетчики

www.themegallery.com Счетчики Два счетчика: с коэффициентом 2 с коэффициентом 8

Изображение слайда
56

Слайд 56: Схемы с разным числом пересчета

www.themegallery.com Схемы с разным числом пересчета

Изображение слайда
57

Слайд 57: Интегральные схемы счетчиков

www.themegallery.com Интегральные схемы счетчиков

Изображение слайда
58

Слайд 58: Регистры

www.themegallery.com Регистры Предназначен для приема, хранения и передачи информации. Последовательные Параллельные Последовательно- параллельные

Изображение слайда
59

Слайд 59: Параллельный регистр на основе RS триггера

www.themegallery.com Параллельный регистр на основе RS триггера выходы Входы Q4 Управление

Изображение слайда
60

Слайд 60: Последовательный регистр на основе синхронного D триггера

www.themegallery.com Последовательный регистр на основе синхронного D триггера

Изображение слайда
61

Слайд 61: Регистр в интегральном исполнении

www.themegallery.com Регистр в интегральном исполнении 1. Параллельная запись. 2. Последовательная запись и сдвиг из младших разрядов в старшие. 3. Последовательная запись и сдвиг из старших разрядов в младшие. 4. Совмещение режимов. Режим V2 Последовательная запись С1 Параллельная запись С2 к155

Изображение слайда
62

Последний слайд презентации: Лекция 4

Click to edit subtitle style Thank You !

Изображение слайда