Презентация на тему: Цепи распространения переноса в многоразрядных сумматорах

Реклама. Продолжение ниже
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Умножители
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Арифметико-логические устройства
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
Цепи распространения переноса в многоразрядных сумматорах
1/24
Средняя оценка: 4.9/5 (всего оценок: 3)
Код скопирован в буфер обмена
Скачать (1064 Кб)
Реклама. Продолжение ниже
1

Первый слайд презентации: Цепи распространения переноса в многоразрядных сумматорах

Изображение слайда
1/1
2

Слайд 2

Многоразрядный параллельный сумматор может быть составлен из одноразрядных полных сумматоров, число которых равно числу разрядов слагаемых. Быстродействие одноразрядного комбинационного сумматора характеризуется временем установления выходных сигналов суммы и переноса после подачи сигналов на входы сумматора. Максимальное время суммирования T S двух многоразрядных чисел с момента одновременной подачи слагаемых на входы параллельного сумматора определяется следующей формулой: T S = t s + N  t c где t s – время формирования сигнала суммы в одном разряде; t c – время задержки сигнала переноса в одном разряде ; N – число разрядов параллельного сумматора.

Изображение слайда
1/1
3

Слайд 3

Из приведенной формулы видно, что повысить быстродействие параллельного сумматора можно двумя способами. Во-первых, уменьшением времени задержки сигнала переноса в одноразрядном сумматоре. Во-вторых, уменьшением влияния числа разрядов на время распространения переноса. По характеру распространения переноса различают следующие виды сумматоров: с поразрядным последовательным переносом; с параллельным одновременным переносом; с групповым переносом.

Изображение слайда
1/1
4

Слайд 4

Многоразрядный сумматор с последовательным переносом T S = t s + N  t c Максимальное время суммирования многоразрядного сумматора с последовательным переносом

Изображение слайда
Изображение для работы со слайдом
1/2
5

Слайд 5

Структура сумматора с цепями параллельного переноса Задержка Т получения суммы сумматора с параллельным переносом слагается из одинаковых для всех (кроме первого) разрядов задержки блока переноса – (2 ÷ 3) t в зависимости от логического базиса и задержки трехвходовой схемы сложения по модулю 2 – (2 ÷ 4) t. От числа разрядов ни задержка получения суммы, ни задержка получения выходного переноса С R ГРУП. не зависят. Многоразрядный сумматор с паралельным переносом T S = t s + t c Максимальное время суммирования многоразрядного сумматора с паралельным переносом

Изображение слайда
Изображение для работы со слайдом
1/2
6

Слайд 6

Схема формирования сигналов параллельного переноса Диапазон разрядности, в пределах которого сумматор с параллельным переносом эффективен, невелик. Так при малой разрядности 2 ÷ 3, и даже 4 он хуже сумматора с последовательным переносом и по аппаратурным затратам, и по затрачиваемому времени T. Аппаратурные затраты сумматора с параллельным переносом заметно превышают сумматора с последовательным переносом и быстро растут с ростом разрядности.

Изображение слайда
Изображение для работы со слайдом
1/2
7

Слайд 7

Схема формирования сигналов группового переноса Для ускорения переноса в сумматорах с большим числом разрядов применяют принцип группового переноса. Сумматор разбивают на группы, представляющие собой небольшие сумматоры с разрядностью обычно от 2 до 8. Блоки переноса анализируют слагаемые, т.е. определяют состояние группы и если из группы должен быть перенос, то он появляется на выходе блока для подачи его на вход следующей группы и в цепочку распространения переноса от младшей группы к старшей. Тракт группового переноса построен так, что время распространения переноса в нем между группами оказывается меньше, чем если бы этот перенос распространялся по цепям внутригрупповых трактов Переносы в группе определяются по формулам как для обычных сумматоров с параллельным переносом, но сами сумматоры благодаря делению на группы существенно упрощаются, так как у них все блоки формирования переноса имеют одинаковую сложность, тогда как в сумматоре с параллельным переносом сложность схем переноса возрастает непрерывно от предыдущего разряда к последующему. Многоразрядный сумматор с групповым переносом T S = t s + ( N / K)  t c Максимальное время суммирования многоразрядного сумматора с гру пп овым переносом

Изображение слайда
Изображение для работы со слайдом
1/2
Реклама. Продолжение ниже
8

Слайд 8

Как и в обычном сумматоре, который можно рассматривать как частный случай сумматора с групповым переносом, когда разрядность каждой группы равна 1, тракт межгруппового переноса может быть построен: Параллельный перенос между группами в сочетании с параллельным переносом внутри группы дает самые быстрые сумматоры в диапазоне разрядности, приблизительно от 24 до 64. Задержка таких параллельно-параллельных сумматоров не зависит от разрядности и составляет (9 ÷ 10) t в зависимости от используемого логического базиса. За скорость приходится платить, и аппаратурные затраты таких сумматоров заметно превышают затраты сумматоров с другими типами переносов. В диапазоне разрядности примерно от 8 до 24 первенство по скорости переходит к сумматорам с параллельным переносом между группами и с последовательным внутри групп. Разрядность групп при этом выбирают небольшой – от 2 до 4. как параллельным, когда все групповые переносы вырабатываются параллельно как функции только слагаемых, так и последовательным, когда исходным материалом для переноса в каждую следующую группу служит перенос, поступающий на вход данной группы.

Изображение слайда
1/1
9

Слайд 9: Умножители

Изображение слайда
1/1
10

Слайд 10

При умножении используются понятия множимое и множитель. Множимое — это базовое число. Множитель является числом, на которое увеличивается множимое. В результате получается произведение. Множимое Множитель Произведение 2 х 3 = 6 Параллельные умножители Например, перемножим два двухразрядных двоичных числа: 2∙3 = 6 10 2 11 2 10 2 —> 1-е слагаемое 10 2 —> 2-е слагаемое 110 2 —> Результат Элемент И является 1-битовым умножителем

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
11

Слайд 11

Схема умножителя для получения слагаемых Оба слагаемых должны теперь складываться поразрядно. Сложение происходит в 2-битовом параллельном сумматоре. И-элементы должны быть включены таким образом, чтобы второе слагаемое прибавлялось к первому слагаемому со смещением на одну позицию влево. Пример: 2 ∙ 3 = 6

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
12

Слайд 12

Схема 3-х битового умножителя для получения произведения

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/4
13

Слайд 13

4-битовый параллельный умножитель Пример: 9 ∙ 11 = 99

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
14

Слайд 14: Арифметико-логические устройства

Изображение слайда
1/1
Реклама. Продолжение ниже
15

Слайд 15

Декомпозиция вычислительного устройства Операционный блок – совокупность электронных устройств (регистров, сумматоров и других узлов), производящих приём из внешней среды наборов данных, их преобразование и выдачу во внешнюю среду результатов преобразования, а также выдачу в управляющий блок и внешнюю среду оповещающих сигналов, которые могут представлять из себя сообщения о знаках, особых значениях промежуточных и конечных результатов. Например, регистр PSW ( Processor status word – слово состояния процессора ). Арифметико-логическое устройство (АЛУ) является операционным узлом ЭВМ, который выполняет арифметические и логические операции над данными, обрабатываемыми ЭВМ.

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
16

Слайд 16

Классификация АЛУ АЛУ можно классифицировать по ряду признаков. 1. Классификация по способу представления данных (чисел) : с фиксированной запятой ; с плавающей запятой. 2. Классификация по способу действия над операндами : последовательные АЛУ, где каждая операция выполняется последовательно над каждым разрядом; параллельные АЛУ, операция выполняется над всеми разрядами данных одновременно; последовательно-параллельные АЛУ, где слово данных делится на части (слоги), при этом обработка данных ведется параллельно над разрядами слога и последовательно над самими слогами. 3. Классификация по использованию систем счисления : двоичная; двоично-десятичная; восьмеричная; шестнадцатеричная и т.д.

Изображение слайда
1/1
17

Слайд 17

4. Классификация по характеру использования элементов и узлов : блочные ‒ для выполнения отдельных арифметических операций в структуру АЛУ вводят специальные блоки, что позволяет процесс обработки информации вести параллельно; конвейерные ‒ в конвейерных АЛУ операция разбивается на последовательность микроопераций, выполняемых за одинаковые промежутки времени (такты) на разных ступенях конвейера, что позволяет выполнять операцию над потоком операндов каждый такт; многофункциональные ‒ это универсальные АЛУ, выполняющие множество операций в одном устройстве. В таких АЛУ требуется настройка (программирование) на выполнение данной операции при помощи кода операции. 5. Классификация по временным характеристикам. По временным характеристикам АЛУ делятся на: синхронные ‒ в синхронных АЛУ каждая операция выполняется за один такт. асинхронные ‒ не тактируемые АЛУ, обеспечивающие высокое быстродействие, так как выполняются на комбинационных схемах. 6. Классификация по структуре устройства управления : АЛУ с жесткой логикой устройства управления ; АЛУ с микропрограммным управлением.

Изображение слайда
1/1
18

Слайд 18

Современные АЛУ выполняют: функции двоичной арифметики для данных представленных в формате с фиксированной точкой; функции двоичной арифметики для данных представленных в формате с плавающей точкой; функции арифметики двоично-десятичного представления данных ; логические операций (в том числе сдвиги арифметические и логические); операции пересылки данных ; работу с символьными данными ; работу с графическими данными. Основные функции АЛУ Арифметико-логическое устройство процессора выполняет операции в соответствии с правилами двоичной арифметики независимо от типа данных.

Изображение слайда
1/1
19

Слайд 19

Основные характеристики АЛУ можно разделить на количественные и качественные. Количественные характеристики определяют: скорость выполнения операций, время выполнения одной операции, точность представления данных, количество выполняемых операций. Среднюю скорость выполнения операций V ср в АЛУ можно определить как отношение количества операций ‒ N ( T ), выполненных за отрезок времени Т к данному отрезку времени : V ср = N ( T )/ T Среднее время T ср, которое АЛУ тратит на выполнение операции равно: T ср = 1/ V ср Точность представления данных в АЛУ зависит от разрядной сетки АЛУ и выбранного формата данных. Качественные характеристики АЛУ: структурные особенности АЛУ; форматы представления данных (с фиксированной или плавающей точкой); способы кодирования данных. Основные характеристики АЛУ

Изображение слайда
1/1
20

Слайд 20

УГО 4-х битного АЛУ К155ИП3 (SN 74 LS 181 ) Таблица состояний АЛУ

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
21

Слайд 21

Принципиальная схема АЛУ К155ИП3 SN74LS181

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
22

Слайд 22

Соединение АЛУ со сквозным (последовательным) переносом. Последовательное соединение АЛУ.

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
23

Слайд 23

Соединение АЛУ с ускоренным (опережающим) переносом УГО микросхемы ускоренного переноса К155ИП4 (74 S 182) Использование устройства ускоренного переноса

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
Изображение для работы со слайдом
1/6
24

Последний слайд презентации: Цепи распространения переноса в многоразрядных сумматорах

Реализация операций сравнения в схеме из АЛУ Выход K есть выход компаратора, осуществляющего сравнение на равенство. Выход компаратора выполняется по схеме с открытым коллектором, так что допускает реализацию монтажной логики путем параллельного соединения аналогичных выходов нескольких АЛУ. Выход компаратора формирует функцию При этом АЛУ работает в режиме вычитания A – B (выполняемого как сложение слова A с инвертированным словом В ). Если A = B, то во всех разрядах выходного слова будут нули, а, следовательно, все инвертированные значения F i ‒ единичные, что обеспечит единичное значение функции F А=В. Во всех других случаях среди величин F i найдется хотя бы одна единица, т.е. среди функций НЕ F i имеется хотя бы один нуль, и будет получено F А=В = 0. Параллельное соединение выходов K нескольких АЛУ дает реализацию монтажной логики И, что позволяет проводить сравнение на равенство многоразрядных слов, обрабатываемых несколькими АЛУ.

Изображение слайда
Изображение для работы со слайдом
Изображение для работы со слайдом
1/3
Реклама. Продолжение ниже